

Laporan Proyek Akhir

Implementasi PWM Generator dengan Verilog

Dosen Pengampu:

Dr. Soeharwinto S.T., M.T.



Oleh:

Nama

NIM

Steven Gerald

230402056

Hardy Johnaphan

230402073

DEPARTEMEN TEKNIK ELEKTRO
FAKULTAS TEKNIK
UNIVERSITAS SUMATERA UTARA
MEDAN

2026

Daftar Isi

BAB 1 PENDAHULUAN.....	3
1.1 Latar belakang.....	3
1.2 Rumusan Masalah	4
1.3 Tujuan.....	4
1.4 Urgensi.....	4
BAB 2 TINJAUAN PUSTAKA.....	5
2.1 Pulse Width Modulation	5
2.2 Bahasa Deskripsi Perangkat Keras (Verilog HDL).....	5
2.3 Verifikasi Register Transfer Level (RTL).....	6
2.4 Field Programmable Gate Array (FPGA).....	6
BAB 3. METODE PELAKSANAAN	7
3.1 Perancangan Arsitektur Sistem	7
3.2 Flowchart Sistem	8
3.3 Dasar Matematis Perancangan	9
3.4 Prosedur Verifikasi dan Simulasi	9
3.5 Tools yang Digunakan.....	9
BAB 4. HASIL DAN PEMBAHASAN	10
4.1 RTL Schematic PWM Generator	10
4.2 Hasil Simulasi PWM Generator.....	11
4.3 Hasil Sintesis dan Layout.....	12
BAB 5. KESIMPULAN	14
Daftar Pustaka.....	15

BAB 1 PENDAHULUAN

1.1 Latar belakang

Pulse Width Modulation (PWM) adalah cara untuk memanipulasi lebar sinyal yang dinyatakan dengan pulsa dalam satu periode untuk mendapatkan tegangan rata-rata yang berbeda. Modulasi lebar pulas (PWM) dicapai atau diperoleh dengan bantuan sebuah gelombang kotak yang mana siklus kerja (duty cycle) gelombang dapat diubah-ubah untuk mendapatkan sebuah tegangan keluaran yang bervariasi yang merupakan nilai rata-rata dari gelombang tersebut. PWM bekerja sebagai switching power suply untuk mengontrol on dan off. Tegangan DC akan dikonversikan menjadi sinyal kotak bolak-balik, saat on mendekati tegangan puncak dan saat off menjadi nol (0) volt.

Teknik Pulse Width Modulation (PWM) telah menjadi metode yang sangat krusial dalam pengendalian sirkuit analog selama beberapa tahun terakhir, terutama untuk mengontrol konverter daya pada berbagai aplikasi industri maupun domestik. PWM berfungsi sebagai pemicu (trigger) pada terminal gate perangkat semikonduktor daya seperti MOSFET, IGBT, dan Tiristor yang digunakan sebagai sakelar untuk regulasi tegangan. Keuntungan utama dari penggunaan sinyal PWM adalah tingkat kerugian daya yang sangat rendah pada perangkat sakelar serta kemampuannya beroperasi pada frekuensi tinggi yang mendukung efisiensi sistem secara keseluruhan.

Secara konvensional, pembangkitan pulsa PWM dilakukan melalui sirkuit analog, namun metode ini memiliki kelemahan berupa kompleksitas sirkuit yang tinggi, fungsionalitas yang terbatas, serta fleksibilitas yang rendah dalam modifikasi desain. Keterbatasan ini mendorong popularitas metode digital yang memungkinkan seluruh fitur kontrol diintegrasikan ke dalam satu chip tunggal menggunakan Hardware Description Language (HDL). Penggunaan bahasa seperti Verilog sangat diunggulkan karena efisiensinya dalam mendeskripsikan sirkuit digital yang kompleks dan kemampuannya untuk melakukan verifikasi desain sebelum diimplementasikan pada perangkat keras

Meskipun skema kontrol digital dapat diimplementasikan menggunakan mikrokontroler atau Digital Signal Processor (DSP), metode ini memiliki keterbatasan signifikan di mana frekuensi sinyal PWM yang dihasilkan sangat dibatasi oleh frekuensi clock internal perangkat tersebut. Sebagai contoh, untuk mencapai frekuensi PWM sebesar 500 kHz dengan resolusi 8 bit, diperlukan frekuensi clock sebesar 128 MHz, yang sering kali tidak dapat didukung oleh mikrokontroler standar. Selain itu, implementasi PWM berbasis perangkat lunak (software) membutuhkan eksekusi instruksi yang berulang, yang berdampak pada rendahnya resolusi dan frekuensi keluaran [1].

Sebagai solusi, penggunaan Field Programmable Gate Array (FPGA) menawarkan fleksibilitas tinggi dan kemampuan frekuensi operasi hingga ratusan MHz. Arsitektur pembangkit PWM berbasis FPGA yang efektif umumnya menggunakan prinsip counter-based, yang terdiri dari register N-bit, komparator N-bit, dan pencacah sinkron (synchronous counter). Dalam arsitektur ini, nilai duty cycle dibandingkan dengan output dari pencacah yang berjalan bebas, di mana output komparator digunakan untuk mengatur ulang (reset) latch R/S yang menghasilkan gelombang PWM. Penelitian menunjukkan bahwa dengan metode ini, frekuensi PWM hingga 3,985 MHz dapat dihasilkan dengan resolusi duty cycle sebesar 1,56%, yang sangat memadai untuk aplikasi kontrol motor dan sistem energi terbarukan .

Keunggulan utama dari implementasi berbasis Verilog pada FPGA adalah kemampuan untuk memvalidasi fungsionalitas desain melalui skematik Register Transfer Level (RTL). Analisis RTL memungkinkan perancang untuk memahami secara mendalam bagaimana kode HDL diinterpretasikan menjadi jalur fisik dan pengabelan nyata di dalam chip. Selain itu, karena arsitektur berbasis pencacah ini hanya menempati persentase yang kecil dari blok logika (CLB) pada perangkat FPGA, sistem ini memungkinkan integrasi berbagai operasi kontrol tambahan lainnya ke dalam satu IC yang sama, sehingga mampu menekan total biaya produksi sistem secara keseluruhan [2].

1.2 Rumusan Masalah

Berdasarkan latar belakang yang dipaparkan, dapat dirumuskan masalah yang diantaranya:

- a) Bagaimana merancang arsitektur PWM generator berbasis Verilog?
- b) Bagaimana cara membuktikan hasil perancangan PWM generator?

1.3 Tujuan

1. Mendesain arsitektur generator PWM yang sinkron berbasis pencacah (counter-based) menggunakan Verilog HDL.
2. Membuktikan fungsionalitas dan akurasi desain melalui simulasi perangkat lunak (tools Vivado).

1.4 Urgensi

Proyek ini penting karena keterbatasan metode konvensional dan kebutuhan industri akan sistem kontrol daya yang lebih presisi. Metode analog konvensional memiliki kelemahan signifikan berupa kompleksitas sirkuit yang tinggi serta rendahnya fleksibilitas dalam melakukan modifikasi desain. Meskipun kendali digital mulai menggantikan peran analog, penggunaan mikrokontroler standar atau Digital Signal Processor (DSP) sering kali menghadapi kendala pada frekuensi clock internal yang membatasi kemampuan dalam menghasilkan sinyal PWM frekuensi tinggi dengan resolusi yang tinggi dan memadai.

BAB 2 TINJAUAN PUSTAKA

2.1 Pulse Width Modulation

Pulse Width Modulation (PWM) secara fundamental merupakan metode manipulasi lebar pulsa sinyal dalam satu periode untuk menghasilkan variasi tegangan rata-rata yang berbeda. Teknik ini menjadi solusi krusial dalam memperoleh sinyal analog dari perangkat digital. Pembangkitan sinyal PWM dapat dilakukan melalui metode analog menggunakan rangkaian op-amp yang menghasilkan perubahan halus, maupun metode digital yang akurasi sangat bergantung pada resolusi sistem. Dalam sistem digital, resolusi menentukan jumlah variasi nilai; sebagai contoh, resolusi 8-bit menyediakan 256 variasi (0-255) untuk merepresentasikan duty cycle dari 0% hingga 100%. Besarnya duty cycle tersebut didefinisikan melalui perbandingan waktu aktif (on time) terhadap total periode sinyal, dengan rumus:

$$Duty\ Cycle = \frac{T_{on}}{T_{on} + T_{off}}$$

Implementasi teknik ini sangat luas, mencakup pengendalian daya, regulasi tegangan, hingga aplikasi mikrokontroler seperti pengaturan kecepatan motor DC dan intensitas cahaya LED. Dalam konteks otomasi industri, PWM efektif digunakan untuk mengatur kecepatan pompa secara dinamis berdasarkan masukan data sensor, guna mencegah terjadinya beban berlebih (overload) pada sistem penampungan [3].

2.2 Bahasa Deskripsi Perangkat Keras (Verilog HDL)

Verilog Hardware Description Language (HDL) adalah bahasa standar industri yang digunakan untuk memodelkan, merancang, dan memverifikasi sistem elektronik digital. Berdasarkan standar IEEE Std 1364, bahasa ini menyediakan mekanisme formal untuk mendeskripsikan perangkat keras elektronik pada berbagai tingkat abstraksi, mulai dari tingkat gerbang logika (gate-level), tingkat transfer register (Register Transfer Level/RTL), hingga pemodelan perilaku (behavioral modeling) yang lebih kompleks.

Sebagai bahasa deskripsi perangkat keras, Verilog memiliki karakteristik unik dibandingkan bahasa pemrograman konvensional, di antaranya:

- Kemampuan Pemodelan: Verilog dirancang untuk merepresentasikan sifat paralel dari perangkat keras, di mana berbagai blok logika dapat beroperasi secara bersamaan pada waktu yang sama.
- Dukungan Multilevel: Bahasa ini mendukung deskripsi sistem mulai dari level sakelar (switch-level), struktural, hingga pemodelan algoritma tingkat tinggi.
- Sintaksis dan Semantik Standar: Menetapkan aturan sintaksis yang kaku dan semantik simulasi untuk memastikan bahwa desain dapat dipindahkan (portable) antar berbagai perangkat lunak simulator dan sintesis.

- Programming Language Interface (PLI): Verilog menggunakan PLI yang memungkinkan bahasa C untuk berinteraksi dengan lingkungan simulasi, sehingga memperluas kapabilitas verifikasi dan integrasi dengan alat bantu lainnya [4].

2.3 Verifikasi Register Transfer Level (RTL)

Register Transfer Level (RTL) merupakan tingkat abstraksi utama dalam pemodelan perangkat keras digital yang mendefinisikan perilaku sistem berdasarkan aliran sinyal dan data antar register. Dalam desain RTL, sirkuit dideskripsikan melalui operasi logika kombinasional yang dilakukan pada data saat berpindah dari satu elemen penyimpan (register) ke elemen penyimpan berikutnya pada setiap siklus detak (clock). Salah satu aspek krusial dalam metodologi ini adalah verifikasiabilitas, di mana kode RTL harus disusun dengan mengikuti aturan sintaksis dan semantik yang ketat agar dapat divalidasi secara efektif melalui simulasi fungsional maupun alat verifikasi formal. Selain itu, abstraksi tingkat RTL bertindak sebagai jembatan yang memungkinkan perancang mentransformasikan spesifikasi perilaku tingkat tinggi menjadi struktur fisik gerbang logika melalui proses sintesis, yang sangat penting dalam memastikan stabilitas dan akurasi desain pada perangkat keras seperti FPGA [5].

2.4 Field Programmable Gate Array (FPGA)

Field Programmable Gate Array (FPGA) adalah perangkat semikonduktor yang terdiri dari blok logika yang dapat dikonfigurasi ulang setelah proses manufaktur. Berbeda dengan mikrokontroler yang menjalankan instruksi secara sekuensial, FPGA bekerja dengan prinsip pemrosesan paralel (parallel processing), yang memungkinkannya menangani tugas-tugas kritis waktu dengan latensi yang sangat rendah. Arsitektur dasar FPGA umumnya terdiri dari tiga elemen utama:

- Configurable Logic Blocks (CLB): Berisi Look-Up Tables (LUT) dan Flip-Flops yang berfungsi untuk mengimplementasikan fungsi logika digital.
- Programmable Interconnects: Jalur pengabelan yang menghubungkan berbagai blok logika untuk membentuk sirkuit khusus sesuai kebutuhan perancang.
- Input/Output Blocks (IOB): Antarmuka yang memungkinkan FPGA berkomunikasi dengan perangkat eksternal.

Dalam konteks pembangkitan sinyal PWM, FPGA menawarkan keunggulan signifikan dibandingkan mikrokontroler konvensional atau DSP. Hal ini dikarenakan kecepatan operasional FPGA yang mampu mencapai ratusan MHz, sehingga dapat menghasilkan sinyal PWM frekuensi tinggi dengan resolusi duty cycle yang tetap presisi. Selain itu, arsitektur berbasis pencacah (counter-based) pada FPGA hanya menempati persentase kecil dari sumber daya logika, sehingga memungkinkan integrasi sistem kendali yang lebih kompleks dalam satu chip tunggal [6].


BAB 3. METODE PELAKSANAAN

3.1 Perancangan Arsitektur Sistem

Tahap awal dari proyek ini adalah merancang diagram blok arsitektur dari pembangkit PWM (Pulse Width Modulation) yang berbasis counter. Arsitektur ini terdiri dari:


- Modul Timer, Modul ini berfungsi sebagai pengendali frekuensi switching. Timer bekerja dengan menerima input yang menentukan kapan sebuah sinyal tick akan dibangkitkan. Penambahan modul ini sangat penting agar frekuensi PWM tidak hanya bergantung pada clock sistem, melainkan dapat diatur secara fleksibel sesuai kebutuhan aplikasi kebutuhan analog.
- Module Up Counter, pencacah dengan resolusi sebesar R bit. Pencacah ini tidak bertambah pada setiap siklus clock, melainkan dikendalikan oleh input yang dimana input ini terhubung dengan output dari model Timer. Pencacah akan menghitung secara bertahap dari 0 hingga mencapai nilai maksimal $2^R - 1$ lalu kembali lagi ke 0.
- Module Comparator, Modul ini berfungsi untuk membandingkan nilai real-time dari up counter dengan nilai duty cycle yang diinginkan. Logika yang digunakan adalah “kurang dari ($<$)”, di mana output komparator akan bernilai tinggi (high) selama nilai pencacah masih di bawah nilai duty. Untuk memungkinkan pencapaian duty cycle tepat 100%, input dari duty memiliki resolusi R + 1 bit.
- D Flip Flop, D flip flop ditambahkan pada akhir keluaran komparator. Dengan adanya D Flip Flop ini output PWM dapat sinkron dengan clock yang berguna dalam menghilangkan sinyal noise akibat perbedaan delay pada komparator.

Gambar Blok Diagram Sistem:



3.2 Flowchart Sistem

Adapun alur kerja dari sistem:



3.3 Dasar Matematis Perancangan

Untuk menentukan karakteristik sinyal keluaran PWM, beberapa perhitungan dasar diantaranya:

- Periode PWM

$$T_{PWM} = 2^R \times (T_{sys} \times (Timer\ Final\ Value + 1))$$

- Frekuensi Switching PWM

$$f_{PWM} = \frac{1}{T_{PWM}} = \frac{1}{2^R \times (T_{sys} \times (Timer\ Final\ Value + 1))}$$

- Timer Final Value

$$Timer\ Final\ Value = \frac{1}{2^R \times (T_{sys} \times f_{PWM})} - 1$$

3.4 Prosedur Verifikasi dan Simulasi

Prosedur dalam mengverifikasi dan mensimulasikan arsitektur PWM generator diantaranya:

1. Penulisan Modul RTL Verilog: Menyusun kode Verilog yang merepresentasikan seluruh blok arsitektur PWM, mulai dari modul Timer, Up Counter, Comparator, hingga D Flip-Flop.
2. Penyusunan Testbench: Membuat file testbench untuk berupa sinyal clock sistem dan variasi nilai masukan duty secara bertahap (seperti 25%, 50%, 75%, dan 100%) untuk mengamati respon sistem pada berbagai kondisi.
3. Kompilasi Desain: Menggunakan perangkat lunak simulator (seperti Icarus Verilog) untuk memeriksa adanya kesalahan sintaks (syntax error) dan mengkompilasi seluruh modul yang telah dibuat.
4. Analisis Waveform: Mengamati hasil gelombang keluaran melalui software waveform viewer untuk menverifikasi lebar pulsa dan periode sinyal secara visual.

3.5 Tools yang Digunakan

Pada Proyek ini digunakan tools yaitu software Vivado untuk menyusun kode deskripsi HDL Verilog, mensimulasikan hasil perancangan dan menverifikasi layout yang kemudian akan difabrikasi pada FPGA.

BAB 4. HASIL DAN PEMBAHASAN

4.1 RTL Schematic PWM Generator


Sistem PWM Generator ini dirancang menggunakan empat blok modul utama untuk menghasilkan gelombang Pulse Width Modulation,

1. Deskripsi Port Input dan Output

- clk: Sinyal clock utama yang mengendalikan seluruh proses sinkronisasi di dalam sistem.
- reset: Sinyal yang mengembalikan seluruh nilai register (timer, counter, D Flip Flop) ke kondisi awal
- finalValue[7:0]: Data masukan 8 bit berfungsi sebagai batas nilai hitungan pada blok timer. Nilai ini digunakan sebagai prescaler untuk menentukan frekuensi akhir dari sinyal PWM.
- duty[8:0]: Data masukan 9 bit yang mendefinisikan duty cycle. Penggunaan 9 bit memungkinkan sistem untuk mencapai kondisi 100% duty cycle secara penuh pada counter 8 bit.
- pwmOut: Port keluaran hasil PWM generator.

2. Deskripsi Modul Blok


- Module_timer: Modul ini bertugas untuk mengatur frekuensi clock. Ketika nilai Countnya mencapai batas finalValue[7:0], modul ini membangkitkan satu sinyal done.
- Module_count: Modul ini digunakan sebagai nilai referensi resolusi PWM (dari 0 hingga 255), modul ini digerakkan oleh hasil sinyal done dari Module_timer. Setiap kali sinyal done bernilai “1”, nilai keluaran out[7:0] bertambah 1.
- Module_comp: Modul ini digunakan untuk membandingkan nilai antara count[7:0] dengan duty[8:0], jika nilai count lebih kecil dari duty, maka pin keluaran pwm akan memberikan output “1”. Jika count sama dengan atau lebih besar dari duty, maka keluaran berubah ke “0”.
- Module_dff: Modul ini menerima input dari keluaran comparator dan mensinkronkan nya dengan clock sehingga tidak terjadi lonjakan sinyal saat terdapat perbedaan waktu.



4.2 Hasil Simulasi PWM Generator

Pengujian validasi arsitektur sistem dilakukan dengan mengubah duty cycle pada 10%, 25% dan 50%.


- Duty Cycle 10%



Pada gambar diatas, pengujian PWM dilakukan dengan memberikan nilai input duty sebesar 25 dalam basis desimal, kondisi reset pada 0. Dapat terlihat sinyal keluaran pwm menghasilkan kondisi high “1” yang sempit dibandingkan logika low “0” dalam satu periode gelombang. Hal ini sesuai dengan logika blok modul comparator yang telah di buat. Karena resolusi counter adalah 8 bit maka duty cycle 10% didapat dari rumus:

$$DutyCycle = \frac{25}{256} \times 100\% \approx 10\%$$

- Duty Cycle 25%



Pada gambar diatas, pengujian PWM dilakukan dengan memberikan nilai input duty sebesar 64 dalam basis desimal, kondisi reset pada 0. Dapat terlihat sinyal keluaran pwm menghasilkan kondisi pulsa high “1” yang lebih pendek dibandingkan logika low “0” dalam satu periode gelombang. Hal ini sesuai dengan logika blok modul comparator yang telah di buat. Karena resolusi counter adalah 8 bit maka duty cycle 25% didapat dari rumus:

$$DutyCycle = \frac{64}{256} \times 100\% \approx 25\%$$

- Duty Cycle 50%



Pada gambar diatas, pengujian PWM dilakukan dengan memberikan nilai input duty sebesar 128 dalam basis desimal, kondisi reset pada 0. Dapat terlihat sinyal keluaran pwm menghasilkan kondisi pulsa high “1” yang sebanding dengan panjang pulsa logika low “0” dalam satu periode gelombang. Hal ini sesuai dengan logika blok modul comparator yang telah di buat. Karena resolusi counter adalah 8 bit maka duty cycle 50% didapat dari rumus:

$$DutyCycle = \frac{128}{256} \times 100\% \approx 50\%$$


4.3 Hasil Sintesis dan Layout

Hasil simulasi yang telah memvalidasi arsitektur sistem kemudian disintesis menggunakan Board FPGA Xilinx Kria KV260 Vision AI Starter Kit.

Name	CLB LUTs (117120)	CLB Registers (234240)	CARRY8 (14640)	CLB (14640)	LUT as Logic (117120)	Bonded IOB (189)	BUFGCE (112)
PWM_Gen	25	18	1	6	25	20	1

Menggunakan tools dari vivado dapat dilihat seberapa besar sumber daya yang akan digunakan pada hardware FPGA untuk mengimplementasikan modul PWM generator yang telah dibuat sebelumnya dengan Verilog.

Rangkaian PWM generator yang telah dibuat menggunakan 25 buah CLB LUTs (Look-Up Tables) yang bertugas mengeksekusi fungsi logika kombinasional, seperti operasi komparator untuk membandingkan nilai duty cycle. sistem menggunakan 18 buah CLB Registers (Flip-Flops) sebagai elemen memori sekuensial yang utamanya berperan untuk membentuk register pencacah (counter). Seluruh logika PWM generator dioptimalkan dalam 6 buah CLB (Configurable Logic Blocks). 1 buah CARRY8 berguna untuk mempercepat sinyal dalam operasi aritmatika. 20 Bonded IOB (Input Output Block) mengatur banyak pin yang digunakan untuk mewakili input dan output sistem PWM Generator yang dibuat. 1 buah BUFGCE digunakan untuk membagikan clock untuk tiap modul secara merata.



Gambar diatas merupakan gambar Layout dari PWM Generator yang telah dibuat, Area pada X1Y3 merupakan area pada FPGA Xilinx KRIA yang digunakan untuk mengimplementasikan modul PWM Generator.

BAB 5. KESIMPULAN

Berdasarkan hasil perancangan, simulasi dan validasi yang telah dilakukan, dapat disimpulkan arsitektur pembangkit PWM sinkron berbasis counter berhasil diimplementasikan menggunakan bahasa pemrograman Verilog HDL. Pengujian melalui simulasi perangkat lunak juga telah memvalidasi keakuratan logika desain RTL. Hasil analisis waveform mengonfirmasi respon keluaran PWM Generator, di mana keluaran gelombang PWM memiliki durasi kondisi pulsa high dan low yang sesuai secara matematis dengan persentase duty cycle 10%, 25%, dan 50%.

Selain keakuratan fungsional, hasil sintesis arsitektur pada board FPGA Xilinx Kria KV260 membuktikan efisiensi sistem dalam penggunaan sumber daya perangkat keras. Implementasi desain modul ini tercatat hanya membutuhkan 25 CLB LUTS dan 18 CLB Registers, yang secara keseluruhan dapat dipadatkan penggunaannya di dalam 6 CLB saja.

Daftar Pustaka

- [1] R. Srivastava, Y. K. Chauhan, and B. Kumar, "Generation of PWM using verilog In FPGA," in *2016 International Conference on Electrical, Electronics, and Optimization Techniques (ICEEOT)*, IEEE, Mar. 2016, pp. 4593–4597. doi: 10.1109/ICEEOT.2016.7755586.
- [2] E. Koutroulis, A. Dollas, and K. Kalaitzakis, "High-frequency pulse width modulation implementation using FPGA and CPLD ICs," *Journal of Systems Architecture*, vol. 52, no. 6, pp. 332–344, Jun. 2006, doi: 10.1016/j.sysarc.2005.09.001.
- [3] F. B. Lubis and A. Yanie, "Implementasi Pulse Width Modulation (PWM) Pada Penyaluran Limbah Cair Pupuk Kelapa Sawit Berbasis Arduino," *JET (Journal of Electrical Technology)*, vol. 7, no. 2, pp. 39–46, Jun. 2022, doi: 10.30743/jet.v7i2.5394.
- [4] "IEC 61691-4 Ed.1 (IEEE Std 1364(TM)-2001): Behavioural Languages - Part 4: Verilog(C) Hardware Description Language," *IEEE, Piscataway, NJ, USA*. doi: 10.1109/IEEESTD.2004.95753.
- [5] Lione. Bening and H. D. . Foster, *Principles of Verifiable RTL Design*. 2007.
- [6] K. Kumar, M. M. Shukla, and B. Pandey, "Low-Power Model of PWM Generator on FPGA for Digital Signal Processing and Green Communication," *International Journal of Sensors, Wireless Communications and Control*, vol. 16, Apr. 2026, doi: 10.2174/0122103279427199260217112918.